

19.Глава 19. Структуры построения специальных схем памяти, RAM и ROM

Из специальных схем памяти рассмотрим КЭШ-память, из RAM рассмотрим схемы памяти с последовательной выборкой (пример построения RAM с произвольной выборкой (ПВ) был приведен ранее), из ROM рассмотрим функциональную схему ПЗУ и возможность проектирования с помощью схемы ПЗУ.

В данном рассмотрении термины схема памяти и ЗУ будут обозначать одно и то же.

19.1. Структура кэшированной (CASH) памяти




Рис. 19.1. Схема кэшированной памяти

Кэш-память служит для запоминания копий данных, передаваемых между устройствами (в частности: между процессором (CPU) и RAM). Отличается более высоким быстродействием (SRAM) и небольшой емкостью.

Функционирование кэшированной памяти: при чтении сначала обращаются к кэш-памяти. Сигнал "Hit" (попадание) вырабатывается, если в кэш-памяти имеется копия данных адресованной ячейки RAM.

Здесь Tag — данные, определяющие ячейку RAM, копия которой находится в кэш-памяти.

В результате, данные из кэш-памяти поступают на общую шину данных.

При использовании кэш-памяти RAM освобождается и может использоваться другими устройствами.

19.1.1. Структура полностью ассоциативной кэш-памяти

Полностью ассоциативная кэш-память переводится на английский как Fully Associated Cache Memory (FACM). Рассмотрим структуру FACM (рис. 19.2).




Рис. 19.2. Схема полностью ассоциативной кэш-памяти

В поле "Tag" записан полный физический адрес данных из RAM, копия которых находится в кэш-памяти.

Рассмотрим работу FACM.

Чтение:

- ☐ Если сигнал $Hit=1$, то данные из КЭШ-памяти поступают на общую шину данных;
- ☐ Если сигнал $Hit=0$, то данные читаются из RAM и одновременно вместе с адресом помещаются в свободную или давно неиспользуемую ячейку КЭШ-памяти.

При *записи* данные с адресом сначала размещаются в кэш-памяти (при $Hit=1$ в обнаруженную ячейку, при $Hit=0$ в свободную ячейку).

Копирование данных из RAM выполняется под управлением контроллера, когда нет обращения к RAM.

Более экономичными по аппаратным затратам являются кэш-память со структурой прямого размещения (L2) и кэш-память с наборно-ассоциативной архитектурой (L1). Здесь L — level (внутрипроцессорный уровень).

В современных микропроцессорных структурах кэш первого уровня — L1, кэш второго уровня — L2.

Уровень L1 — промежуточный по эффективности вариант кэш-памяти между FASM и уровнем L2.

Более подробно о кэш-памяти первого и второго уровней можно прочитать в соответствующей литературе.

19.2. Структура схем памяти с последовательной выборкой

Структура схем памяти с последовательной выборкой может строиться:

- ☐ либо по аналогии с регистрами сдвига;
- ☐ либо с хранением данных в RAM и с последовательным адресным доступом.

19.2.1. Структура циклических схем памяти (видеопамять)

Видеопамять относится к памяти с последовательным адресным доступом к RAM и содержит последовательность кадров. Кадр на мониторе — это последовательность слов. Ее длина равна числу пикселей экрана.

Пиксел — одна точка экрана, задаваемая параметрами (цвет, яркость).

Разрядность слов, описывающих пиксел:

8 — для черно-белого монитора;

24 — для полноцветного режима.

Функциональная схема видеопамяти показана на рис. 19.3.




Рис. 19.3. Функциональная схема видеопамяти

Здесь на вход *DATA* последовательно поступают данные из RAM (побайтно), на вход *CLK* — синхроимпульсы, на вход *KKS* — код кадрового синхросигнала, на вход *Query* — запрос передачи.

С выхода Q данные поступают на монитор, на выходе Get вырабатывается сигнал разрешения передачи данных из RAM, на выходе $Synchro$ вырабатывается сигнал запуска развертки монитора (сигнал кадровой синхронизации).

Рассмотрим работу видеопамати.

Считывание из видеопамати (циклическая перезапись), при этом изображение на мониторе неподвижно:

1. Выбран нижний вход MUX .
2. Хранимые данные поступают на выход Q и на монитор, переписываются с выхода Q на нижний вход MUX .
3. В последовательность данных (слов) кадра введен код кадрового синхросигнала (" KKS "), его появление на выходе Q (в начале каждого кадра) фиксируется компаратором, который запускает развертку монитора (сигнал " $Synchro$ "), при этом начало кадра точно соответствует положению луча монитора вверху и слева.

Пакетная запись, при этом изображение на мониторе меняется:

1. Начинается при наличии запроса передачи (сигнала " $Query$ ") во время появления среди данных кода кадрового синхросигнала (" KKS ").
2. После этого вырабатывается сигнал разрешения передачи кадра из RAM на вход " $DATA$ " (сигнал " Get "), одновременно переключаящий MUX на верхний канал.
3. Запись кадра завершается сигналом переполнения счетчика (" CTR "), модуль которого равен длине кадра.
4. После окончания записи видеопамать возвращается в режим циклической перезаписи.

19.2.2. Структура схем памяти, аналогичных регистрам сдвига (буферы FIFO и LIFO)

В буфере FIFO (First In — First Out) порядок выборки информации (машинных слов) аналогичен порядку поступления, то есть новое слово поступает в конец очереди, считывание происходит с начала очереди.

Поступление в буфер возможно нерегулярно и с большей частотой, считывание — регулярно и с необходимой (меньшей) частотой.

Буфер FIFO может быть шлюзом между устройствами, работающими с большими и малыми частотами.

Функциональная схема буфера FIFO показана на рис. 19.4.




Рис. 19.4. Функциональная схема буфера FIFO

Здесь импульс WR — импульс, по которому происходит запись в буфер.

RD — импульс, по которому происходит чтение из буфера.

DI — входной порт буфера данных, представляющих последовательность машинных слов.

DO — выходной порт буфера данных, представляющих последовательность машинных слов.

AWR — адрес в буфере записанного машинного слова.

ARD — адрес в буфере прочитанного машинного слова.

$CTR\ 1$ и $CTR\ 2$ — счетчики адресов записанных и прочитанных машинных слов, соответственно.

Рассмотрим работу буфера FIFO.

1. Сначала счетчики адресов $CTR\ 1$ и $CTR\ 2$ обнуляются.
2. При записи в буфер $CTR\ 1$ считает и AWR увеличивается.
3. При чтении из буфера считает $CTR\ 2$, а увеличивается ARD .
4. Частота импульсов RD и WR может быть различна.
5. Если в процессе работы $ARD = AWR$ при чтении из буфера, значит буфер пуст. При этом вырабатывается соответствующий сигнал и чтение прекращается.
6. Если в процессе работы $ARD = AWR$ при записи в буфер, значит буфер полон. При этом вырабатывается соответствующий сигнал и запись прекращается (здесь имеем переход счетчика через ноль).

По аналогии строится буфер LIFO (Last In — First Out). В нем порядок выборки информации (машинных слов) противоположен порядку поступления, то есть новое слово поступает в начало очереди, считывание происходит с начала очереди.

Предлагается самостоятельно спроектировать буфер LIFO.

19.3. Структура схемы ROM на примере схемы ПЗУ

Существует два подхода к определению понятия ПЗУ (постоянное ЗУ):

- первый изложен при описании функциональной классификации ЗУ;

□ второй подход состоит в том, что под ПЗУ понимают и МПЗУ (масочное ПЗУ), и ППЗУ (программируемое ПЗУ), и РПЗУ (репрограммируемое ПЗУ).

Условное обозначение схемы ПЗУ показано на рис. 19.5.




Рис. 19.5. Условное обозначение схемы ПЗУ

Это ПЗУ хранит $N = 2^m$ n -разрядных слов.

Здесь CS — chip select, этот вход может обозначаться RD — read или BM — выбор микросхемы, или BK — выбор кристалла, или PB — разрешение выбора.

Рассмотрим функциональную схему ПЗУ — рис. 19.6.




Рис. 19.6. Функциональная схема РЗУ

Запись информации в РЗУ осуществляется путем разрушения связей (перемычек) между выходами дешифратора DC и входами элементов "ИЛИ".

Рассмотренные МРЗУ, ПРЗУ и РРЗУ имеют, приблизительно, одинаковую функциональную схему. Их основное отличие состоит в разной реализации связей (перемычек):

- ☐ у МРЗУ это металлизация;
- ☐ у ПРЗУ это перемычки из поликремния или нихрома (при однократном программировании их пережигают);
- ☐ у РРЗУ это бистабильные МДП-структуры или транзисторы МНОП, МАОП, МАП, а также МДП-транзисторы с лавинной инжекцией и плавающим затвором (ЛИПЗ) и ЛИПЗ МДП-транзисторы с дополнительным управляющим затвором.

Здесь Н — нитрид кремния, А — алюминий, О — окисел кремния.

Более подробно о РПЗУ с разными бистабильными МДП-структурами можно прочитать в соответствующей литературе.

19.3.1. Проектирование с помощью схем ПЗУ

Проиллюстрируем проектирование с помощью схем ПЗУ на примере.

Дано: трехадресное ПЗУ n -разрядных слов.

Реализовать: логические функции $F1 = X1 + X2 * X3$, $F2 = \dots$, $\dots$, $Fn = \dots$.

Проектирование: из описания ДС его выходы соответствуют полному набору конъюнктивных термов, на первом выходе ($X1! * X2! * \dots * Xm!$), на втором ($X1 * X2! * \dots * Xm!$) и так далее.

Для проектирования развернем функцию $F1$ в СДНФ:

$$\begin{aligned} F1 &= X1 + X2 * X3 = X1 * (X2 + X2!) * (X3 + X3!) + (X1 + X1!) * X2 * X3 = \\ &= X1 * X2 * X3 + X1 * X2! * X3 + X1 * X2 * X3! + X1! * X2 * X3 \end{aligned}$$

Все представленные пять термов присутствуют на выходах ДС 3-8, поэтому для получения функции $F1$ на выходе первого (верхнего) "ИЛИ" необходимо оставить перемычки на соответствующих этим термам входах первого "ИЛИ", а все остальные перемычки этого "ИЛИ" разорвать.

Таким образом, с помощью трехадресного ПЗУ n -разрядных слов можно получить n логических функций трех аргументов.